CS-2022-11
Đã nghiệm thu
Bộ tăng tốc mạng nơ-ron tích chập trên chip cho camera biên
ASIC tăng tốc CNN đạt 2.1 TOPS/W trên tiến trình 65nm.
Thiết kế SoC năng lượng cực thấp cho cảm biến IoT, kiến trúc tính toán trong bộ nhớ (in-memory computing) dựa trên SRAM và RRAM, đồng thiết kế phần cứng - thuật toán.
ASIC tăng tốc CNN đạt 2.1 TOPS/W trên tiến trình 65nm.