KS. Nguyễn Văn Bình

Giới thiệu

Phát triển kiến trúc in-memory computing dựa trên SRAM cho suy luận mạng nơ-ron trên thiết bị biên.

---

Dự án tham gia

• Thiết kế lõi vi xử lý RISC-V 64-bit hỗ trợ tập lệnh vector Kiến trúc
• Bộ tăng tốc mạng nơ-ron tích chập trên chip cho camera biên Chủ nhiệm

---

Công bố khoa học

• A 2.1 TOPS/W CNN accelerator in 65nm CMOS for edge vision
  IEEE Asian Solid-State Circuits Conference · 2024 Hội nghị