Viện hoàn tất tape-out lõi RISC-V trên tiến trình 28nm

Sau 30 tháng triển khai, nhóm Thiết kế Vi mạch Số đã hoàn tất bước tape-out cho lõi vi xử lý RISC-V 64-bit. Thiết kế đi qua toàn bộ quy trình từ RTL, tổng hợp logic, place & route tới ký kết timing, đạt tần số mục tiêu 1.2 GHz.