Thiết kế vi mạch số hiệu năng cao

Nhóm tập trung vào kiến trúc lõi RISC-V mở rộng vector, bộ tăng tốc mạng nơ-ron cho thiết bị biên, và quy trình thiết kế số end-to-end từ RTL tới GDSII. Các thiết kế được kiểm chứng trên FPGA trước khi tape-out trên tiến trình 65nm và 28nm.

Dự án thuộc hướng nghiên cứu